AMD چند روز پیش به‌صورت رسمی از رویکرد طراحی جدیدی به‌ نام چیپلت رونمایی کرد؛ جایی که هسته‌های ۷ نانومتری Zen 2 با یک بلوک ۱۴ نانومتری I/O ملاقات می‌کنند.

AMD سه‌شنبه‌ی گذشته رویدادی ویژه را برگزار کرد و طی آن به انتشار جزئیاتی تازه در مورد پردازنده‌‌های جدید مبتنی بر میکرومعماری Zen 2 که فعلا آن‌ها را با اسم رمز Rome می‌شناسیم، پرداخت. بر این اساس، ای‌ام‌دی قصد دارد در نسل بعدی پردازنده‌های EPYC خود از رویکرد طراحی جدیدی بهره بگیرد؛ رویکرد جدیدی که شامل چیپلت‌های CPU مبتنی بر لیتوگرافی ۷ نانومتری (ساخته‌شده توسط TSMC) و یک بلوک (Die) مبتنی بر لیتوگرافی ۱۴ نانومتری است و می‌تواند تحولات محسوسی را ایجاد کند.

رویکرد طراحی جدید AMD که از آن به‌عنوان Chiplet یاد می‌شود، در حقیقت در پی آن است تا طراحی ماژولار این شرکت را (که با پردازنده‌های سری EPYC معرفی شد و مبتنی بر میکرومعماری Zen بود) به تکامل برساند. درحالی که پردازنده‌های فعلی از حداکثر چهار ماژول Zen استفاده می‌کنند، تراشه‌های جدید سری EPYC قرار است شامل چندین ماژول Zen 2 (که ای‌ام‌دی از آن‌ها به‌عنوان چیپلت یاد می‌کند) به‌همراه یک بلوک I/O (مبتنی بر لیتوگرافی ۱۴ نانومتری) باشند.

گفتنی است که این بلوک I/O خود مبتنی بر معماری Infinity Fabrics (یا همان IF) خواهد بود تا بتواند چیپلت‌ها و هشت رابط DDR DRAM را به هم متصل کند. از آنجایی که کنترل‌کننده‌ی رم از این پس قرار است در داخل بلوک I/O قرار بگیرد، تمامی چیپلت‌های CPU به میزان بیشتری از رم (به‌صورت برابر) دسترسی پیدا خواهند کرد. در کنار این موضوع، بد نیست بدانید که AMD از حضور پی‌سی‌آی اکسپرس (PCIe) در داخل بلوک I/O سخنی به میان نیاورده است، بنابراین هر کدام از چیپلت‌ها دارای لین PCIe مختص به خود خواهند بود.

جداسازی چیپلت‌ها از بلوک I/O مزایای متعددی را به‌دنبال دارد؛ زیرا این کار AMD را قادر می‌سازد تا چیپلت‌های CPU را کوچک‌تر از قبل کند. به بیانی بهتر، به‌جای بزرگتر کردن چیپلت‌ها و تبعا گران‌تر کردن آن برای سازندگان، AMD تصمیم گرفت DRAM را با چند I/O دیگر ترکیب کرده و در داخل یک تراشه‌ی جداگانه قرار دهد.